КаталогКниг.РФ 32-битные микропроцессоры и микроконтроллеры SuperН (Фудзисава Юкихо) ; Додека XXI век, 2009
681 р.
Автор(ы): Фудзисава Юкихо;
Издатель: Додека XXI век
ISBN: 978-5-94120-206-5
ID: SKU48230
Добавлено: 15.08.2021
Цены
Цена от 681 р. до 681 р. в 1 магазинах
| Магазин | Цена | Наличие |
|---|---|---|
| Яндекс.Маркет 5/5 | 681 р. 973 р. | |
| Лабиринт 5/5 | ||
| Читай-город 5/5 | ||
| МАЙШОП 5/5 | Один из первых книжных интернет-магазинов, работающий с 2002 года | |
Описание
В книге описывается семейство SuperH - группа встраиваемых процессоров компании Renesas с оригинальной RISC-архитектурой, ориентированных на использование как в качестве микроконтроллеров (SH-1/SH-2), так и микропроцессоров (SH-3/SH-4), причем основное внимание уделяется последним.
Описывается архитектура процессоров, приводятся примеры программ, задействующих различные их узлы, а также даются описания программных средств и примеры их использования при проектировании устройств на базе SuperH. Рассмотрены принципы работы MMU, кэш-памяти и SDRAM и то, как они влияют на производительность системы.
Предназначена для инженеров-разработчиков, будет полезна студентам соответствующих специальностей, а также широкому кругу читателей, которые хотят узнать о микропроцессорах семейства SuperH.
Описывается архитектура процессоров, приводятся примеры программ, задействующих различные их узлы, а также даются описания программных средств и примеры их использования при проектировании устройств на базе SuperH. Рассмотрены принципы работы MMU, кэш-памяти и SDRAM и то, как они влияют на производительность системы.
Предназначена для инженеров-разработчиков, будет полезна студентам соответствующих специальностей, а также широкому кругу читателей, которые хотят узнать о микропроцессорах семейства SuperH.
Смотри также Характеристики.
Яндекс.Маркет
Содержание
От автора
Глава 1. Архитектура центрального процессора
Глава 2. Кэш-память
Глава 3. Блок управления памятью, MMU
Глава 4. Геометрический процессор
Глава 5. Механизм обработки исключений
Глава 6. Архитектура DSP
Глава 7. Среда разработки
Глава 8. Интерфейс памяти
Глава 9. Встроенные периферийные устройства.
Глава 10. Операционные системы
Приложение
Глава 1. Архитектура центрального процессора
Глава 2. Кэш-память
Глава 3. Блок управления памятью, MMU
Глава 4. Геометрический процессор
Глава 5. Механизм обработки исключений
Глава 6. Архитектура DSP
Глава 7. Среда разработки
Глава 8. Интерфейс памяти
Глава 9. Встроенные периферийные устройства.
Глава 10. Операционные системы
Приложение
Видео обзоры (2)
О книге
| Автор(ы) | Фудзисава Юкихо |
| Издатель | Додека XXI век |
| ISBN | 978-5-94120-206-5 |
| Год издания | 2009 |
| Серия | Мировая электроника |
| Размеры | 70x100/16 |
| Обложка | мягкая обложка |
| Язык издания | rus |
| Кол-во страниц | 360 |
Радиоэлектроника. Связь - издательство "Додека XXI век"
Категория 544 р. - 817 р.
Робототехника и контроллеры - издательство "Додека XXI век" »
Радиоэлектроника. Связь
Категория 544 р. - 817 р.
